资料介绍
微波DDS-PLL 频率合成器研究微波 DDS-PLL 频率合成器研究
房治国 唐小宏 王占平 渠丽娟
电子科技大学电子工程学院 摘要 成都 610054 本文介绍了采用直接数字频率合成器 DDS 激励锁相环 PLL 的方案构成微波锁 分析了设计 DDS-PLL 频率合成器应注意的问题 特别对系统设计的关键问题提出了一些见解 工作频率范围 620MHz 输出功率 684MHz 对杂散抑制技术和 PLL 所设计的微波 DDS-PLL 相位噪
相源的实验研究 的结构进行了阐述 频率合成器指标为
50MHz 内杂散达到-76dBc
声优于-105dBc/Hz@10kHz 相源的跳频输出 关键字 微波
15dBm
只需修改单片机的控制程序
就可实现锁
构成跳频锁相源 DDS PLL 杂散 相位噪声
频率合成器
1.引言
随着现代无线通信系统的发展 移动通信 雷达 制导武器和电子对抗等系统对频率合 成器的频率准确度 频谱纯度和频率稳定度提出了越来越高的要求 世界各国都非常重视频 率合成器的研究 低相位噪声 低杂散和高速变频的频率合成器成为其发展的主要趋势 该 类频率合成器的研究对通信以及国防事业均具有积极的意义[1]
[2]
在一些要求较高的系统中 大部分采用 DDS 激励 PLL 这一方案 文献[3]采用 DDS 激励 PLL 的来实现短波快速频率合成器 一个 PLL 来实现频率合成器 方案应用到星载雷达系统中 功率起伏 2dB 杂散抑制 采用了一个 PLL 输出作 DDS 的时钟 用 DDS 激励另 文献[4]将这种 15dBm 文献[5]采用 频率范围 10kHz
对 DDS 的固有杂散的抑制取得了很好的效果 指标达到 -65dBc 输出频段 1185 1325MHz 1kHz
输出功率
单边带相位噪声
-90dBc/Hz 其指标达到 相位噪声
DDS 激励 PLL 的方案 516
我要上传